半導体の製造工程を解説した本や資料はたくさんあります。ただ、「どの工程に、どの会社が関わっているのか」を一覧できるものは意外と少ない、と解説者は話します。この記事では、DigiKeyの動画で紹介された内容をもとに、チップ1個ができるまでの流れに沿って、各工程の企業と装置・材料を整理します。
取り上げるのは主に先端ロジック半導体です。スマホやパソコン、AIサーバーで計算を担うチップのことです。メモリーやパワー半導体の話も一部出てきますが、工程や企業は先端ロジックの作り方を基準に選んでいます。目指すのは、ニュースで半導体企業の名前を見たときに「これはあの工程の会社だ」とわかるようになることです。
まずは全体の流れをつかむ
チップづくりは、製造の前に用意するものと、実際の製造に分かれます。
- 製造前に用意するもの：回路を描く「設計」、設計データから作る回路の原版「フォトマスク」、チップの土台になる「ウェハー」
- 製造：前工程でウェハー上に回路を作る → ウェハーのまま良品チップをテストで選ぶ → 後工程で切り分けてパッケージに包む → 完成品をもう一度テストして出荷
テストは、切り分け（ダイシング）の前と完成後の2回行われます。できたチップは最後に基板実装で製品に載ります。その下では、製造装置だけでなく、材料、装置の中の部品、工場のインフラを担う会社が全体を支えています。
工程ごとに企業を並べてみると、日本企業は前工程・後工程の製造装置と、そこで使う部品や材料に特に多いことがわかります。
誰が何をしているのか：水平分業と垂直統合
半導体の作り方は、大きく2つの形に分かれます。
水平分業型：ファブレス、ファウンドリー、OSAT
設計、製造、組み立て・検査を別々の会社が担う形です。
- ファブレス：工場を持たず、設計だけを行います。チップは自社ブランドで売り、製造はファウンドリーに任せます。NVIDIAはGPU、AMDはCPU、クアルコムはスマホ向けSoCの「Snapdragon」が得意分野です。ブロードコムは、GoogleのAI専用チップ「TPU」の設計に関わっています。最近は、Google、Amazon、Microsoftのように半導体が本業ではない会社も、自社で使うチップを設計しています。
- ファウンドリー：他社の設計を受けて、主に前工程の製造を行います。代表はTSMCで、先端ロジックには「TSMCにしか作れない」製品もあるといいます。ほかにサムスンやインテルがあり、日本では北海道で2nm相当の量産を目指すラピダスがここに入ります。
- OSAT：後工程の組み立てとテストを受託する会社です。
垂直統合型：IDM
設計から製造まで自社で行うのがIDMです。主な会社と得意分野は次の通りです。
- インテル：PCやサーバーのCPUを自社工場で作り、受託製造も始めている
- ソニー：カメラ用イメージセンサーで世界首位
- ルネサス：車を制御するマイコンの大手
- インフィニオン：パワー半導体の大手。シリコンに加え、高電圧や高速の切り替えに強い炭化ケイ素（SiC）や窒化ガリウム（GaN）も手がける
- テキサス・インスツルメンツ：電源、音声、センサー信号を扱うアナログICの大手
- 三菱電機、富士電機、ローム：それぞれ得意分野を持つ日本のパワー半導体メーカー
メモリーメーカーも、自社で設計して自社工場で作るのでIDMに当たります。メモリーは大きく2種類あります。
- DRAM：計算中のデータを一時的に置く場所で、電源を切ると消えます。AIで話題のHBMもDRAMの一種で、チップを何枚も積み重ねて一度に大量のデータをやり取りできるようにしたものです。
- NAND：写真や大容量データを保存する場所で、電源を切っても消えません。
最大手は韓国のサムスンとSKハイニックスで、解説者は両社を「AI時代の勝ち組」と表現しています。ほかにマイクロン、NANDを作る日本のキオクシアがあり、中国のCXMTやYMTCも台頭しています。
実際には中間の会社も多い
現実には、2つにきれいに分かれるわけではありません。自社製品は自社工場で作りながら、最先端品だけTSMCなどに任せる形もあり、「ファブライト」と呼ばれます。インフィニオンは一部のマイコンをファウンドリーに任せ、ソニーもイメージセンサーの一部を外部に委託しています。ほとんどの会社が、どこまで自社で作り、どこから任せるかを製品ごとに決めているそうです。
設計：EDA、IP、PDK
最先端のチップには数百億個のトランジスタが入っており、人の手では設計できません。そこで、設計ソフトのEDAを使います。CPUのコアやUSBインターフェースのように役割が決まった回路は、IPと呼ばれる既製の回路部品を買ってきて組み合わせます。ファブレスもIDMも、ここは同じです。
違うのは、どの工場で作るかです。工場によって作れる形や大きさが違うため、工場ごとの設計ルール集であるPDK（プロセスデザインキット）に従って設計します。ファブレスはTSMCなどのファウンドリーからPDKを受け取り、IDMは自社工場のPDKを使います。
EDAの主要3社
- シノプシス：設計の中心となるツールを一通りそろえ、USBやPCIeなど接続用IPでも大手です。最近、物理シミュレーションのアンシスを買収しました。解説者はこの買収の狙いを次のように見ています。AIチップのように複数のチップを積み重ねると、熱による基板の反りや、高周波信号の干渉が起き、それぞれが影響し合う。そのため、回路設計と物理解析を一緒に行う必要が出てきた、というものです。
- ケイデンス：アナログやパッケージ設計に強く、チップ、パッケージ、基板を一体で設計できます。
- シーメンス：製造前の最終チェックツール「Calibre」が、業界標準として使われています。
ほかに高周波に強いキーサイトや、ルネサス傘下でプリント基板設計ツールを持つアルティウムがあり、中国も国産EDAを進めています。
IPのビジネス
決まった動作の回路を毎回ゼロから設計すると、時間も人手もかかり、不具合のリスクも高まります。そのため実績のある回路を買ってきますが、安くはありません。一般的には、最初に契約料を払い、さらにチップが1つ売れるごとに使用料がかかります。
代表はArmです。自社ではチップを作らず、CPUの設計図をライセンスして使用料で稼ぐビジネスモデルで成長してきました。ただ、2026年にはデータセンター向けに初めて自社チップも手がけているようだ、と解説者は触れています。シノプシスやケイデンスもIPの大手です。誰でも無料で使えるCPUの命令仕様「RISC-V」も広がっており、米国のSiFiveや台湾のAndesなどが手がけています。
フォトマスク：1セット数十億円の「原版」
設計の最後に、完成した図面データをマスク工場に渡します。これをテープアウトと呼びます。マスク工場はこのデータをガラス板に描き写し、回路の原版であるフォトマスクを作ります。前工程の露光では、このマスクを通してウェハーに光を当て、回路を焼き付けます。
回路は層を積み重ねて作り、層ごとに形が違うため、マスクも層の数だけ必要です。最先端のチップでは1製品で70枚から100枚以上になります。1桁nm世代ではマスク1セットで1,000万〜2,000万ドル以上、日本円で十数億〜数十億円かかるといいます。マスクに傷が1つあれば、焼き付けたチップすべてに同じ傷が入ります。設計を間違えれば高価なマスクを作り直すことになるため、設計の失敗は非常に高くつきます。
最先端のマスクは、TSMC、サムスン、インテルなどの半導体メーカーが自社で作るのが主流です。それ以外は、DNPなど外部のマスクメーカーが担います。作り方の流れは次の通りです。
- 伸び縮みしない特殊なガラス板に、光を遮る膜をつけた「マスクブランクス」を用意する（HOYAやAGCなど）
- 電子ビームで回路を描く（その後、現像、エッチング、洗浄などが入る）
- 検査する。EUV用マスクは、EUVの光源を使って検査する。検査用EUV光源は、ウシオ電機やコマツ系のギガフォトンなども作っている
- ほこり除けの薄い膜「ペリクル」を貼る。マスクとペリクルの間には距離があるため、ペリクルにほこりがついても露光への影響を抑えられる
シリコンウェハー：「イレブンナイン」の純度
チップの土台になるウェハーは、ケイ石からスタートします。ケイ石を炭素と一緒に高温で焼いて酸素を取り除き、純度99%程度の金属シリコンにします。これをさらに精製して、純度99.999999999%（9が11個並ぶ「イレブンナイン」）の多結晶シリコン（ポリシリコン）を作ります。ポリシリコンは、ワッカー、ヘムロック、日本のトクヤマなどが作っています。
ここからがウェハーメーカーの仕事です。
- るつぼでポリシリコンを溶かし、種結晶を浸して回しながら引き上げ、単結晶の塊（インゴット）を育てる（チョクラルスキー法）
- 外周を削って形を整え、細いワイヤーで薄くスライスする
- 欠けやすい縁を丸める（面取り）、上下から削って厚みをそろえる
- 表面の傷を薬液で溶かし、研磨剤で鏡のように磨く
- 洗浄して微粒子、傷、平坦度を検査し、専用容器に入れて出荷する
ウェハー首位の信越化学工業は、結晶欠陥の少なさと平坦さが強みです。レジストやマスク材料も持つ、素材の総合メーカーのような存在です。続いて、300mmの先端品に集中する専業のSUMCO、台湾のグローバルウェーハズがあります。出荷用の容器にまで専門の企業がいる点も興味深い、と解説者は話しています。
1枚のウェハーから取れるチップは、スマホ用SoCなら500個程度ですが、大きなGPUでは60〜80個ほどです。さらに不良品も出ます。チップが大きいほど高価になるのはこのためで、小さなチップを組み合わせて1つとして使うチップレットが広がる理由にもなっています。
シリコン以外のウェハーもあります。EVのモーターを動かす電力変換器に使うSiCは、米国のウルフスピードが基板からデバイスまで一貫して手がけています（2025年には経営状況が厳しかったとのことです）。ほかに、光通信用のインジウムリン基板などもあります。
前工程：同じサイクルを何十回も繰り返す
前工程は工程数が最も多く、登場する企業も最も多い領域です。
FEOLとBEOL
チップの断面を見ると、一番下にシリコンウェハーがあり、その表面に数十億個以上のトランジスタが作られています。これを作る前半がFEOLで、主な工程は熱酸化、リソグラフィー、エッチング、イオン注入、熱処理です。その上に、トランジスタ同士をつなぐ銅配線が十数層積み重なります。これを作るのがBEOLで、主な工程は成膜、リソグラフィー、エッチング、めっき、平坦化です。上の層ほど配線は太くなります。洗浄と検査は、どちらでも工程の合間に入ります。
1層ができるまでの流れ
- 洗浄でウェハー表面をきれいにする
- 成膜で表面に膜をつける
- リソグラフィー：レジストを塗り、露光で回路を焼き付け、現像で形を出す
- エッチングで膜を削るか、イオン注入で不純物を打ち込む（目的が違うので、層ごとにどちらかを選ぶ）
- 不要になったレジストを取り除き、必要に応じて熱処理で原子の並びを整える
- 凹凸ができた層は平坦化で平らに磨く
- 検査で不良やずれを確認し、次の層へ（また洗浄から）
最先端のチップでは、リソグラフィーだけで数十回から100回前後繰り返すといわれます。1枚のウェハーが前工程を終えるまでに数か月かかります。
各工程に関わる企業は、3つの立場に分けると整理しやすくなります。工程そのものを行う機械を作る装置メーカー、レンズや電源、バルブなど装置の中で使う部品を作る部品メーカー、薬液、ガス、レジスト、研磨剤などを工場に売る材料メーカーです。
洗浄
薬液と超純水でウェハーの汚れを落とす工程です。装置はSCREENが世界トップで、東京エレクトロン、ラムリサーチ、SEMESも手がけます。装置内には、薬液に耐えるシール材やウェハー搬送ロボットが使われます。過酸化水素水やフッ酸などの薬品は、日本が強い領域です。ウェハーをいかにきれいに保つかが重要なため、地味に見えても非常に大切な工程です。
成膜
ガスの化学反応で膜をつけるCVDやALD、金属を叩き出して付着させるスパッタ、表面を酸化させる熱酸化などで、nm単位の膜を作ります。装置は米国のアプライド マテリアルズが最も幅広く、オランダのASMや日本企業も手がけます。部品では、セラミックヒーター、ガス流量計、プラズマ用電源などが重要です。スパッタ用の金属材料や原料ガスを作る会社もあります。
リソグラフィー（塗布・現像）
感光剤のレジストを薄く塗り、露光後に現像液で不要な部分を溶かして回路の形を出します。装置（コータ・デベロッパ）は東京エレクトロンが世界首位で、露光装置とつなげて使われます。この工程は材料の存在感が大きく、特にレジストは日本企業が強い分野です。東京応化工業、EUV用レジストを手がけるJSR、1世代前のArF露光用レジストを供給する信越化学などがあります。部品では、レジストの異物を取り除くフィルターや、決まった量を正確に吐出するポンプが重要です。
露光：ASMLだけが作れるEUV装置
マスクの回路をレンズで縮小し、レジストに焼き付ける中心的な工程です。波長が短いほど細かく描け、細かく描けるほどチップに多くのトランジスタを載せられます。EUV露光装置を作れるのはオランダのASMLだけです。ニコンやキヤノンも露光装置を作っていますが、EUVほど微細な描画はできない装置です。
EUVの光源は、ASMLの子会社サイマーが作っています。仕組みは次の通りです。
- 直径数十µm程度のスズの粒を、1秒間に数万発打ち出す
- そこに波長10.6µmのCO2レーザーを当て、スズをプラズマ化させる
- プラズマ化したときに出る、波長13.5nmのEUV光を使う
CO2レーザーの光はそのままでは細かい回路を描けないため、このように波長の短いEUV光に変えて使います。EUV光はガラスに吸収されるため、レンズの代わりに鏡を使い、マスクで反射させてウェハーに当てます。鏡はドイツのツァイスが作り、その土台にはコーニングなどの熱で伸びにくい特殊ガラスが使われています。1世代前のDUV（深紫外線）露光も今なお多く使われており、そのArFやKrFのレーザー光源では、日本のギガフォトンがサイマーと並ぶメーカーです。
エッチング
レジストで守られていない部分の膜を、プラズマ化したガスで削り、回路の形を刻みます。装置はラムリサーチが最大手で、東京エレクトロン、日立ハイテク、アプライド マテリアルズが続きます。
装置は低い気圧の中で動くため、空気でウェハーを吸着することはできません。爪で固定するとウェハーに機械的な力がかかります。そのため、静電気でウェハーを吸い付ける静電チャックが使われます。ほかに高周波電源、真空バルブ、電極リング、フッ素系や塩素系のガスなどが関わります。
イオン注入と熱処理
ホウ素やリンなどの不純物をイオンにして打ち込み、スイッチとしてのトランジスタの性質を作ります。装置はアプライド マテリアルズ、アクセリス、住友重機械工業系などです。イオンをまっすぐ飛ばすには高い真空が必要で、真空ポンプが欠かせません。不純物はガスで供給され、毒性の強いものもあるため、ガスを収める容器も重要です。
注入で乱れた原子の並びは、熱処理で整えます。これで不純物が働き、トランジスタとして動作するようになります。炉でじっくり加熱する方式もあれば、ごく浅い部分だけを加熱する方式もあります。
平坦化（CMP）
研磨液と研磨パッドを使い、化学的な力と機械的な力の両方でウェハー表面を平らに磨きます。装置はアプライド マテリアルズが強く、荏原製作所も参入しています。使う材料が多いのが特徴で、研磨液（スラリー）は富士フイルム、インテグリス、レゾナックなどが作っています。研磨パッドやコンディショナーにも専門の企業があり、調べないとわからない部分だと解説者は話しています。
検査・計測と最後の電気テスト
各工程の後に、異物や欠陥を探し、回路の線幅や重ね合わせのずれを測ります。米国のKLAが大手で、日立ハイテクは電子顕微鏡で線幅を測るCD-SEMを持ち、ASMLも重ね合わせのずれを測る装置を持っています。nm単位で測るにはウェハーを正確に動かす必要があり、リニアガイドのTHKや位置センサーも重要です。調べた限り、この工程で消費する材料は見つからなかったそうです。
すべての層ができたら、前工程の最終確認として電気テスト「WAT（ウェハー受け入れ検査）」を行います。チップと一緒に作っておいた試験用パターンに針を当てて電流を流し、トランジスタが狙い通りにできているかを確かめます。途中の検査が形を見るのに対し、こちらは電気で確かめる検査です。
工程をまたいで使われる部品と工場インフラ
多くの装置に共通して入っている部品もあります。
- ウェハー搬送ロボット、薬液や真空から接合面を守るシール材、温度調整用のチラー
- ガス流量計、高純度バルブ・継手、それらをまとめたガスパネル
- 真空やプラズマを使う工程の静電チャック（日本のセラミックメーカーが健闘）、真空ポンプ、真空バルブ、真空計
- 排ガスの除害装置、高周波電源、チャンバー内の壁やシャワーヘッドなどのセラミック部品、汚れた部品の洗浄・再生サービス、石英部材
工場インフラでは、ウェハーの入った容器を天井のレールで自動搬送するシステムがあり、村田機械やダイフクが強い分野です。容器は重く数も膨大なため、自動搬送は欠かせません。超純水装置、ウェハーを運ぶ密閉容器、クリーンルームなども必要です。解説者は、こうした部品やインフラのメーカーについて「どのメーカーの装置が売れても仕事がある、いい立場ではないか」という個人的な見方を示しています。
主要装置メーカーの得意分野
- ASML：EUV露光装置を作れる世界唯一の会社
- アプライド マテリアルズ：成膜から研磨、イオン注入まで、最も品ぞろえの広い総合メーカー
- ラムリサーチ：エッチング装置の最大手で、3D構造の深い穴を掘る技術に強い
- 東京エレクトロン：塗布・現像装置で世界首位、EUV露光装置とセットで使われる
- KLA：ウェハー上の不良を見つける検査装置の最大手
- SCREEN：洗浄装置の主要メーカー
主要メーカーでも、得意分野がきれいに分かれていることがわかります。
後工程とテスト：AIチップで大きく変わる領域
後工程は、ウェハーをチップに切り分け、基板に載せてつなぎ、樹脂で包む工程です。地味に思われがちですが、AIチップの登場で変化の大きい工程になっています。
完成したパッケージの断面を見ると、中央にチップがあり、細い金属ワイヤーや小さなはんだの粒（バンプ）でパッケージ基板とつながっています。パッケージ基板は、チップの細かい端子を、製品のプリント基板に取り付けられる大きな端子へ広げる役割を持ちます。全体は樹脂で覆われ、底のはんだボールでプリント基板に取り付けます。
スマホやパソコンのCPU、AI用GPUなどの先端品は、ほぼすべてがフリップチップです。チップを裏返し、回路面を下にして、バンプで基板と直接つなぎます。ワイヤーはチップの外周からしか出せませんが、バンプは面全体に並べられるため、端子数を大きく増やせます。配線も短くなり、高速信号を通しやすくなります。チップと基板の隙間は、アンダーフィルという樹脂で埋めてバンプを守ります。
前工程と違い、後工程は基本的に一方通行です。流れは、ウェハーテスト → 裏面研削 → ダイシング → ダイボンディング → 接続 → モールド → 刻印などの仕上げ → 最終テストとなります。
ウェハーテスト
切り分ける前に、チップを1つずつ電気テストします。テスト用信号を出して返ってきた信号を判定するテスター、そこから伸びる細い針の束を端子に当てるプローブカード、ウェハーを動かして各チップの位置に合わせるプローバーを組み合わせて使います。テスターではアドバンテストとテラダイン、プローバーでは東京エレクトロンや東京精密が知られています。
テスターは、いわば計測器の集まりです。電圧をかけて電流を測る電源、端子ごとに信号を出し入れして判定する回路、ピコ秒単位でタイミングを作る回路などを、数百〜数千本の端子分並べて同時に動かします。不良チップをここで除くのは、後工程の手間や材料を無駄にしないためです。テストは時間がかかるので、いかに速く終えるかも重要です。
裏面研削とダイシング
前工程では割れないよう厚いまま扱っていたウェハーを、薄いパッケージに入るよう裏から削ります。HBMのようにチップを積み重ねる場合は、なおさら薄くする必要があります。回路面に保護テープを貼り、回転する砥石で裏側を削ります。装置は日本のディスコが世界首位で、砥石も自社で作っています。
ここで欠かせない材料がバックグラインドテープです。役割は3つあります。
- 削りくずや冷却水から回路を守る
- 回路面の凹凸を吸収してウェハーを平らに支える。テープの厚みにムラがあると、そのまま削った後のウェハーの厚みムラになるため、高い精度が求められる
- 削り終えた後にきれいに剥がせる。薄いウェハーは割れやすいので、紫外線を当てると粘着力が弱まるタイプが使われる
このテープはリンテックなどが手がけています。続くダイシングでは、テープを貼ったまま、ダイヤモンドの刃を高速回転させ、水をかけながらチップに切り分けます。ここでもディスコが世界首位で、東京精密と合わせて刃で切る装置の大半を占めるとされます。ダイシングテープでも、リンテックなど日本企業が強いようです。
ダイボンディングと接続
テープ上の良品チップを1個ずつ拾い、パッケージ基板やリードフレームに固定します。装置ではオランダのBESIなどが強く、リードフレームや接着フィルムなどの材料では日本メーカーの存在感が大きいとされます。熱を多く出すパワー半導体では、はんだや銀焼結で熱を逃がしやすくする方法も使われます。
電気的な接続には、髪の毛より細い金線や銅線を1本ずつつなぐワイヤーボンディングと、バンプで直接つなぐフリップチップがあります。ボンディングワイヤーでは田中電子工業、アンダーフィルではナミックスやレゾナックなどが登場します。
モールドから最終テストへ
むき出しのチップは湿気、ほこり、衝撃、光に弱いため、樹脂で包んで守ります。チップを型で挟んで樹脂を入れて固める方式で、上から樹脂を押し付けるコンプレッションモールドは、HBMのように薄く積み重ねたチップの封止に向いているとされます。封止材はエポキシ樹脂に充填材を混ぜたもので、住友ベークライトが世界首位とされ、レゾナックや信越化学工業が続きます。素材分野での日本の強さがよくわかる工程です。
その後、レーザーでの刻印や端子の仕上げを行います。裏面にはんだボールが並ぶBGAパッケージは、高密度な実装ができるためよく使われます。最後にパッケージ品をテストソケットに差し込み、テスターで正しく動くかを確かめて出荷します。テストだけを受託する会社もあります。
後工程とテストをまとめて受託するのがOSATで、業界最大手はASEです。ただ最近は、複数のチップを1つに組み上げる先端パッケージが重要になり、TSMCやインテルなど前工程の会社も自らパッケージングを手がけるようになっています。
なぜ今、後工程が注目されるのか
チップの性能は、主に2つの方法で上げられてきました。トランジスタを小さくして詰め込む微細化と、チップ自体を大きくすることです。しかし、どちらも壁に当たっています。微細化は世代を重ねるごとに工程が増え、コストが急増しています。チップを大きくすると、1か所の欠陥で丸ごと不良になる確率が上がり、良品率が下がります。
そこで使われるのがチップレットです。機能ごとに小さなチップに分けて作り、良品だけを選んで、パッケージの中で横に並べたり縦に積んだりして高密度につなぎ直します。実質的に大きなチップのように扱えるうえ、AI向けではHBMをGPUのすぐ横に置き、大量のデータを短い距離でやり取りできます。
パッケージ基板の中身
- コア：ガラス布に樹脂を染み込ませた芯材で、熱で反らないよう支える。日東紡のTガラスがよく使われる
- ビルドアップ層：絶縁膜と銅配線を交互に重ねた層。絶縁膜は味の素のABF、銅配線には三井金属の極薄銅箔が使われる。配線は層ごとに間隔を広げ、チップの細かい端子をはんだボールの大きな端子までつなぐ
- ソルダーレジスト：配線を守る一番外側の膜
AI用の大きなチップほど、これらの品質が重要になります。基板そのもののメーカーには、イビデンなどがあります。
シリコンインターポーザー
AI向けチップでは、単体の性能だけでなく、複数のチップをどれだけ短く、どれだけ多くの配線でつなげるかが性能を左右します。そのため多くのAI向けGPUは、シリコンでできた中継基板インターポーザーの上に、GPUとHBMを並べてつないでいます。
理由は基板の材質にあります。パッケージ基板は有機材料でできているため、配線の細かさや穴の間隔をシリコンほど微細にできません。膨大な本数でGPUとHBMをつなぐのは難しいのです。そこで、シリコンの微細加工でGPUとメモリーの間をつなぎ、インターポーザーから有機基板、プリント基板へとつなげていきます。後工程はチップの性能そのものを作る工程に変わりつつあり、前工程に近い微細な技術が入り込んできている、と解説者は指摘します。
基板実装とMLCC
完成したチップは、スマホやパソコンの基板にほかの電子部品と一緒に載って、ようやく役割を果たします。部品を載せる実装機は、FUJI、ヤマハ発動機、パナソニック コネクト、JUKIなど日本メーカーがかなり強い領域です。
チップ周辺の受動部品、特に積層セラミックコンデンサー（MLCC）も重要です。AI用GPUの基板には、数千個単位で載っています。GPUが演算を始めると、膨大な数のトランジスタが一斉にオン・オフし、ごく短い時間で大きな電流が流れます。すると、チップまでの配線で電圧降下が起きます。チップが求める電圧は1V前後で、許される変動はわずかです。一方、電源の応答はマイクロ秒単位で、追いつきません。そこで、GPUの近くに置いたMLCCから瞬時に電荷を供給し、電圧の揺れを抑えます。この話題とパッケージ基板については、別の動画で詳しく取り上げたいとしています。
まとめ：1つのチップを多くの国と企業が分担している
こうしてたどると、1つのチップができるまでに、多くの国と企業が工程を分担していることがわかります。日本企業は、最先端チップの製造そのものより、装置、部品、材料、実装といった周辺の各工程で強い存在感を持っています。また、どこか1つの工程を変えると後の工程にも影響が及ぶため、全体の調整が難しい産業だというのが、調べてみての解説者の実感だそうです。
おまけ：AIでものづくりのスピードが変わった
動画の最後には特典映像として、AIを使ったものづくりの体験談が紹介されています。題材は、電動ダクテッドファンでホバリングするロケットで、DigiKeyとのコラボ動画として公開予定です。
解説者によると、まずシミュレーションでホバリング飛行が実現できるかを確かめ、その後パソコン上で詳細なシミュレーションを回しました。離陸から着陸までこなすシミュレーターは、従来なら数週間から数か月かかったはずだといいます。姿勢制御のプログラムはシミュレーションと実機のマイコンでまったく同じコードを使い、構造のCADファイルもシミュレーターで流用しています。二重管理をなくした、デジタルツイン的なモデルベース開発です。時間的・技術的に諦めていたものが作れるようになり、ハードウェア開発をかなり速くできる、というのが解説者の実感です。
参考動画
- 半導体業界研究｜半導体づくりの全体像をつかもう！各工程と関連企業がわかる【特典映像付き】（DigiKey日本公式チャンネル）